3V3 去耦电容 C3 与 C4 的正确摆位 原理图、PCB 俯视布局与四种错误摆法的对照，说明 100nF 与 10µF 为何要贴在负载电源引脚上并各自独立过孔下地。 LAYOUT NOTE · 5V → 3.3V BUCK · C3 / C4 3V3 去耦：C4 与 C3 的正确摆位 同一个 100nF：贴住引脚 0.2 Ω @50 MHz，甩出 5 mm 就退化到 2 Ω —— 等于没放。 A · 原理图接法 顺序固定：芯片 → C1 → C3 → C4 → 负载引脚；每颗电容各自打孔下地。 U4 BUCK 5V L1 2.2µH C1 22µF C3 10µF C4 100nF U5 负载 VDD GND 平面 顺序：C1（芯片脚）→ C3（中频）→ C4（负载脚）｜每颗独立过孔到地平面，不在铜箔上串成一串。 B · 俯视布局：把 100nF 放进和负载引脚同一个框里 示意，元件尺寸已放大；标注的间距是真实要求。 第 2 层整层铺地（GND plane） 高频回流：负载地 → 过孔 → 地平面 → 电容过孔，全程不碰 3V3 铜箔 U4 BUCK L1 2.2µH U5 MCU C1 22µF C3 10µF C4 100nF C4 ↔ VDD ≤ 2 mm、同层、无分支 这段只走电流：不挂焊盘、不出分支 C · 四种让收益归零的摆法 前三种在真实板子上极常见，第四种是原理图阶段就埋下的。 ✕ 6 mm ① 分支桩 stub 电容挂在一条 6 mm 的支路上， 多出 ≈ 6 nH，把 100nF 的 SRF 从 19 MHz 拉低到 6 MHz。 ✕ U5 ② 越过负载引脚 电容挂在 VDD 引脚之后：负载 的高频电流要多走一个来回， 环路面积直接翻倍。 ✕ ③ 共用一颗地孔 / 串地 两颗电容共用一颗过孔，共阻抗 把 10µF 的纹波灌进 100nF 的回路，等于互相污染。 ✕ U4 U5 ④ 只放在电源入口 和 C1 并排放在芯片脚边，负载 端的高频环路仍然敞开—— 这就是原图 C4/C3 的处境。 过孔 地平面 焊盘 3V3 铜箔 1000 × 1190 · 布局为示意，非 1:1

顺序：C1 → C3 → C4 → 负载引脚；C4 与负载 VDD 同层、≤2 mm、各自独立过孔。 布局示意图，元件尺寸非 1:1。